用于JESD204B接口的CMOS鎖相環(huán)電路.pdf

1、隨著信息技術的發(fā)展，信息傳播和處理速度的提高，轉換器和處理器頻率不斷升高，用以支持更高速度轉換器的高速接口電路的設計方案，已經成為集成電路設計中急需解決的新問題，世界各國高度重視。而我國幾乎全部的高速高精度數據轉換器接口都來源于歐美國家的進口，高速轉換器接口電路的設計研究已經成為國內外工業(yè)界和學術界的研究熱點。國內在高速高精度的接口領域起步比較晚，但隨著我國國防、通信等發(fā)展需求的加大，該領域的競爭已經開始白熱化，因此我國亟待開展高速接口

2、關鍵技術的研究和芯片開發(fā)，爭取盡快研制出擁有自主知識產權的高速接口電路芯片，對保障國家安全和提高電子產品的核心競爭力具有十分重要的意義。由于傳統(tǒng)的并行接口已經不能滿足轉換器的發(fā)展需求，基于JESD204B標準的串行接口以其高傳輸速率，較少的引腳數量和便于擴展的特性被越來越多的轉換器供應商、用戶以及FPGA制造商所采納，有望成為未來轉換器接口的協(xié)議標準。鎖相環(huán)作為本地時鐘的產生源，其性能對接口電路的傳輸速率、誤碼率等性能有重要的影響。電荷

3、泵鎖相環(huán)由于具有鎖定相差小、無限的捕獲帶寬等優(yōu)點而被廣泛應用。
　　本文首先介紹了電荷泵鎖相環(huán)的基礎結構、組成模塊及系統(tǒng)的線性模型，然后介紹了相位噪聲的概念，同時詳細分析了VCO的兩種相位噪聲模型，分析了鎖相環(huán)系統(tǒng)的相位噪聲理論，并給出了降低噪聲的設計方法。接下來針對JESD204B接口電路需求，提出了一種用于發(fā)送器時鐘的CMOS鎖相環(huán)電路設計方案，給出帶隙基準、鑒頻鑒相器、電荷泵、環(huán)形差分VCO的電路實現方案。最后基于TSMC6