支持SPI接口的低功耗RFID IP核設計與實現.pdf

1、在物聯網被全世界范圍高度關注且國家政策大力推動的情況下，RFID作為其關鍵技術也在迅速地發(fā)展。RFID系統主要由讀寫器與標簽構成，其中構成標簽的標簽芯片由于設計難度高、市場需求量大，成為RFID技術的重要核心。
　　隨著集成電路的不斷發(fā)展，電路的功耗已經成為制約產品性能的重要因素。尤其是對無源UHF RFID標簽芯片，由于內部功耗過大導致芯片識別距離相對較近，限制了無源芯片進一步的發(fā)展應用。針對這個問題，本文基于國家標準空中接口規(guī)

2、范，研究了降低無源UHF RFID標簽芯片功耗的方法。并且考慮到IP核復用概念，為了使其能夠在設計中直接調用進行設計的搭建，減小設計的出錯率和復雜度，本文提出支持SPI接口的RFID IP核數字基帶設計方案。
　　本文首先在UHF RFID芯片通信規(guī)范和SPI協議通信原理的基礎上，結合實際需求劃分系統架構，將數字基帶按功能劃分了六個模塊。詳細介紹了本架構中各個模塊的功能以及與原來架構中各模塊對比所具有的優(yōu)勢。然后介紹了 CMOS電

3、路中功耗的組成，根據各功耗估算公式在設計中采取門控時鐘，修改SPEC文件等方法降低設計功耗。其中，在時鐘樹綜合時該采用何種緩沖單元是降低時鐘功耗的關鍵。本文通過對依次采用CLKBUF、CLKINV以及兩者相結合作為時鐘樹單元做CTS的功耗進行對比，證明在本設計中采用CLKINV構建時鐘樹網絡具有更好的功耗以及skew平衡效果。
　　其次，采用NC-Verilog進行功能的仿真驗證，通過DC完成了電路邏輯綜合之后，詳細介紹了本文中R

4、FID IP核基于Enconter在SMIC0.13μm工藝下，從修改邏輯綜合輸出的SDC文件開始到DFM修復所進行的低功耗布局布線過程，完成了可復用射頻識別IP核的設計。
　　最后對后端實現完成后的芯片核進行了時序驗證、物理驗證以及后仿真功能驗證。經驗證表明，該設計時序收斂，沒有物理設計規(guī)則和版圖一致性違例，并且在實際工作情況下能夠實現正確功能。仿真結果表明，本文實現的RFID IP核數字基帶總功耗約為11.43μw，總面積約為