DSP和FPGA在捷聯(lián)式慣性導航系統(tǒng)中的應用研究.pdf_第1頁
已閱讀1頁，還剩66頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、為了保證捷聯(lián)式慣性導航系統(tǒng)的高性能、低成本和小型化的設計要求，本文選用了以DSP（TMS320C6722）和FPGA（Spartan-3AN系列XC3S700AN）相結合的形式，作為慣性導航系統(tǒng)的設計方案。
　　本文首先對慣性導航系統(tǒng)的研究背景和發(fā)展概況做了介紹，同時對慣性導航系統(tǒng)的相關理論和技術做了分析。然后講述了系統(tǒng)設計的需求分析以及系統(tǒng)實現(xiàn)的主要功能，設計出相應的硬件系統(tǒng)設計方案。本文對慣性導航系統(tǒng)的硬件電路進行了重點的研究

2、。硬件電路主要為FPGA和DSP的最小系統(tǒng)電路，同時設計了它們的相關外圍電路。此外，對模擬信號采集電路進行了設計以及FPGA功能模塊設計。FPGA的各個功能模塊主要包括數據采集控制、緩沖器FIFO、UART串口以及整個系統(tǒng)的邏輯控制和譯碼。然后研究了慣導系統(tǒng)底層軟件的設計，主要是DSP軟件的實現(xiàn)方案，并且對DSP的中斷以及Bootloader機制進行了分析。最后，在完成電路設計的前提下，對FPGA的功能模塊FIFO和UART進行了仿真測

3、試，驗證了系統(tǒng)方案和各模塊的可行性。
　　本文研究了捷聯(lián)式慣性導航系統(tǒng)對IMU設備和GPS信息的接收，同時和上位機進行通信。導航系統(tǒng)主要通過FPGA進行控制，配置了FIFO緩存器緩存數據，同時擴展了UART串口實現(xiàn)和外設的通信。同時，本系統(tǒng)完成了校時的功能，通過上位機的授時命令，完成了系統(tǒng)和PPS秒脈沖的同步，在PPS秒脈沖的零時刻上升沿時，結合GPS串行輸出的時間信息作為起始時間，對系統(tǒng)的絕對時間進行校正。通過實驗驗證完成了同步

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論