12位高速DAC關鍵電路的研究與設計.pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、數(shù)模轉換器(Digital-to-Analog Converter,DAC)作為現(xiàn)代無線通信系統(tǒng)通道上的關鍵器件之一,其性能對系統(tǒng)的整體性能有著重要影響。近年來,無線通信技術的迅猛發(fā)展對DAC的性能要求也越來越高,尤其體現(xiàn)在寬帶、高速等方面。本文針對這一需求基于SMIC0.13μm3.3VCMOS工藝設計了一款高速、高精度DAC,具有理論和現(xiàn)實意義。
　　本文DAC采用當前主流的分段式電流舵結構。在詳細分析了分段點對DAC面積、性

2、能等方面的影響后,最終采用5+4+3分段式架構,高9位為5+4分段的單位電流源結構,低3位為二進制加權電流源結構,從而在性能和面積之間取得較好平衡。基于SMIC0.13μm3.3V CMOS工藝對DAC的關鍵電路,包括電流源陣列及其偏置電路、溫度計譯碼電路、電流源開關驅動電路以及帶隙基準電路等進行設計與仿真。采用PMOS共源共柵結構電流源獲得高頻時的高輸出阻抗以達到DAC良好動態(tài)性能。另外,在設計中引入同步鎖存器、降低開關管控制信號的電

3、壓幅度和交叉點來抑制開關控制信號不同步、時鐘饋通和開關管同時關閉等非理想因素的影響。此外,本文還對低壓電流舵DAC設計進行了一些探討,得出低壓設計的難點主要來源于電流源陣列的實現(xiàn),其輸出阻抗的降低會對SFDR性能造成較大影響的結論。
　　本文采用Cadence spectre軟件對設計的電路進行仿真,仿真結果表明:靜態(tài)性能方面,DAC輸出電壓曲線平滑,毛刺較小,DNL≈±0.7LSB,INL≈±1.7LSB;動態(tài)性能方面,在最高采

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論