低功耗FIR數(shù)字濾波器設計關鍵技術.pdf

1、有限脈沖響應（Finite Impulse Response, FIR）濾波器具有穩(wěn)定性高、線性相位、靈活性好、便于大規(guī)模集成等特性，被廣泛應用于電信設備和控制系統(tǒng)中。隨著大規(guī)模集成電路的迅速發(fā)展，信號的頻率變高，其中所含的數(shù)據(jù)量大幅增加，因此，對高性能 FIR濾波器的需求變得十分迫切。在濾波器設計中，如果關鍵模塊的功耗低、消耗的資源少，濾波器的性能就更優(yōu)。因此，對 FIR濾波器關鍵模塊進行功耗、面積等性能的優(yōu)化是目前信號處理領域的一個

2、重要問題。
　　本文討論了現(xiàn)有低功耗 FIR實現(xiàn)方法的優(yōu)缺點，并指出在不同的場合應如何選擇出最佳的實現(xiàn)架構。隨著以查找表（Lookup Table, L U T）為基本單元的現(xiàn)場可編程門陣列（Field-Programmable Gate Array, FPGA）的發(fā)展，基于存儲器實現(xiàn)的FIR濾波器的架構得到了廣泛的應用?？v觀現(xiàn)有的研究，基于存儲器實現(xiàn)的方法有兩種：采用分布式（Distributed Algorithms, DA）

3、算法和采用LUT乘法器實現(xiàn)。本文以這兩種實現(xiàn)方法為基礎，對高性能 FIR濾波器的設計原理與實現(xiàn)方法進行了研究。本文的主要工作包括：
　?。?）采用DA算法實現(xiàn)的FIR濾波器設計，主要包括參數(shù)的確定、系數(shù)的確定、模塊的劃分和仿真驗證。在傳統(tǒng)的DA算法實現(xiàn)架構的基礎上，提出了采取去除冗余系數(shù)項的方法改進設計，并對每個模塊進行具體的優(yōu)化，采用Verilog進行寄存器傳輸級（Register Transfer Level, RTL）代碼編

4、寫，通過電子電路設計自動化（Electronic Design Automation, EDA）工具仿真驗證，實驗結果表明 FIR濾波器消耗的功耗和面積得到了有效的降低。
　　（2）采用LUT乘法器實現(xiàn)的FIR濾波器設計，在傳統(tǒng)的LUTAPC-（antisymmetric product coding，APC）方法實現(xiàn)乘法器基礎上，提出了兩種改進型 LUT架構d-LUT和b-LUT實現(xiàn)乘法器，省去了地址線的編碼電路，且控制電路簡單