12位100MS-s模糊轉(zhuǎn)換器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、模數(shù)轉(zhuǎn)換器(AnalogtoDigitalConverter，ADC)是模擬世界和數(shù)字世界之間的橋梁，ADC在消費(fèi)電子、軍用產(chǎn)品、影像醫(yī)學(xué)、傳感自動(dòng)控制和測(cè)試儀器等領(lǐng)域有著廣泛的應(yīng)用。近幾年隨著軟件無(wú)線電概念的提出，ADC已經(jīng)成為人們研究的熱點(diǎn)，ADC已經(jīng)成為軟件無(wú)線電中的關(guān)鍵技術(shù)，因此設(shè)計(jì)高速高精度ADC有著重大意義。
　　 本文首先簡(jiǎn)要介紹了幾種常見(jiàn)結(jié)構(gòu)的ADC，分析了各種結(jié)構(gòu)的優(yōu)缺點(diǎn)。流水線型ADC可以在實(shí)現(xiàn)高精度的同時(shí)，

2、保持較低的功耗和較高的轉(zhuǎn)換速率，電路的面積和功耗也比較小，這些優(yōu)點(diǎn)讓流水線型結(jié)構(gòu)得到了廣泛的應(yīng)用。本文采用流水線結(jié)構(gòu)實(shí)現(xiàn)12位100MS/s采樣率的ADC，其中，采樣保持器為電容翻轉(zhuǎn)式結(jié)構(gòu)，采樣開(kāi)關(guān)為線性度很高的柵壓自舉開(kāi)關(guān)，運(yùn)算放大器采用增益增強(qiáng)技術(shù)來(lái)實(shí)現(xiàn)高增益。設(shè)計(jì)流水線電路時(shí)使用了逐級(jí)遞減技術(shù)來(lái)降低電路的功耗和面積，前兩級(jí)流水線為2.5bit/級(jí)結(jié)構(gòu)，后六級(jí)流水線為1.5bit/結(jié)構(gòu)，最后一級(jí)是2bit的Flash-ADC。整個(gè)電

3、路在非交疊時(shí)鐘控制下工作，使用了數(shù)字校正技術(shù)來(lái)消除比較器的失調(diào)誤差，比較器采用開(kāi)關(guān)電容結(jié)構(gòu)的動(dòng)態(tài)比較器來(lái)降低電路的功耗，并對(duì)比較器的失調(diào)誤差進(jìn)行了蒙特卡洛仿真，確保數(shù)字校正技術(shù)可以修正比較器的失調(diào)誤差。為了驅(qū)動(dòng)測(cè)試儀器的電容負(fù)載，電路輸出端添加了12路緩沖器。
　　 芯片采用TSMC0.18μm1.8V電源電壓?jiǎn)螌佣嗑Ч枇鶎咏饘貱MOS工藝實(shí)現(xiàn)，芯片面積為1.23mm×2.3mm。后仿真結(jié)果表明:在100MHz采樣頻率下，當(dāng)輸入