

已閱讀1頁,還剩69頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、存儲器作為集成電路產(chǎn)品中不可或缺的組成部分,也在一定程度上成為集成電路技術發(fā)展水平的表征。DDR2內(nèi)存是目前應用最為廣泛的存儲器產(chǎn)品之一。DDR2接口控制器是實現(xiàn)DDR2內(nèi)存訪問的控制接口,在通用計算機和高端嵌入式系統(tǒng)領域具有廣泛的應用。本文設計了一款完全兼容國際標準、功能全面的DDR2內(nèi)存控制器IP,其不但具有良好的應用前景,同時由于其設計難度較高,完成這一工作對提升自主的內(nèi)存控制器設計技術有一定的經(jīng)驗積累作用。 論文的主要工
2、作集中在DDR2內(nèi)存控制器IP的部分關鍵功能模塊設計、總體驗證平臺的搭建、驗證功能組件的設計以及全設計功能驗證的實施等幾個部分。研究重點和特色包括以下幾個方面: <1> DDR2內(nèi)存控制器結構的劃分:由傳輸層和物理層組成,對兩個層次的任務和實現(xiàn)方法分別進行了闡述。 <2>采用基于頁尋址的指令重新排序方案來優(yōu)化系統(tǒng)總線,在很大程度上提高了SDRAM總線利用率。 <3>采用ECC糾錯方案對數(shù)據(jù)存取進行檢查與糾錯,提高
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- DDR2 SDRAM控制器的設計與驗證.pdf
- 適用于DDR SDRAM和DDR2 SDRAM的控制器的設計.pdf
- 基于雙PLB總線DDR2存儲控制器的設計與驗證.pdf
- 用于固態(tài)硬盤的ddr2控制器設計
- 基于FPGA的DDR2 SDRAM控制器設計.pdf
- 用于固態(tài)硬盤的DDR2控制器設計.pdf
- DDR2 SDRAM控制器的研究與實現(xiàn).pdf
- Gzip中的DDR2 SDRAM控制器的設計.pdf
- DDR2控制器IP的設計與FPGA實現(xiàn).pdf
- DDR3內(nèi)存控制器的IP核設計及FPGA驗證.pdf
- DDR SDRAM控制器的設計與驗證.pdf
- DDR3控制器的設計與驗證.pdf
- 基于fpga的ddr2存儲器控制器設計-河北科技大學.
- DDR2 SDRAM控制器物理層主從控制DLL的設計.pdf
- 基于DDR2 SDRAM的任意波形發(fā)生模塊設計.pdf
- DDR控制器三級仲裁的設計與驗證.pdf
- 基于FPGA實現(xiàn)的帶有減小DRAM寫延遲的Cache的DDR2控制器的設計.pdf
- 基于FPGA的DDR2 SDRAM UDIMM內(nèi)存故障注入工具的設計.pdf
- AMD-APU的內(nèi)存控制器的測試技術研究和改進.pdf
- 基于CoreConnect總線的DDR3控制器設計與驗證.pdf
評論
0/150
提交評論