基于界面強度的系統(tǒng)級封裝結構及工藝參數(shù)優(yōu)化研究.pdf

1、界面層裂作為微電子封裝器件的主要失效形式之一,越來越受到業(yè)界的重視。隨著封裝器件朝著小型化、高密度化發(fā)展,界面層裂對器件可靠性影響的研究也顯得更為重要。目前業(yè)內(nèi)針對界面層裂的研究主要集中在單芯片器件上,針對內(nèi)部結構更加復雜的系統(tǒng)級封裝器件的界面層裂研究則較少涉及。本文在國家自然科學基金項目“微電子封裝中的界面層裂失效和界面強度可靠性設計方法”的資助下,針對系統(tǒng)級封裝器件的結構及工藝參數(shù)優(yōu)化方面進行了研究,論文主要由封裝材料DMA實驗、有

2、限元數(shù)值模擬以及優(yōu)化算法實現(xiàn)三大部分構成,主要內(nèi)容包括:
　　以環(huán)氧模塑封材料(EMC)為研究對象,采用DMA實驗方法研究其粘彈性力學行為。并通過后續(xù)的實驗數(shù)據(jù)處理,獲得了有限元分析當中需要的相關粘彈性參數(shù),這對后續(xù)有限元數(shù)值模擬的正確建模非常重要。
　　選用四層芯片堆疊的系統(tǒng)級封裝器件為對象進行有限元仿真。分析了器件在回流焊溫度載荷下的熱應力分布、封裝體翹曲以及封裝體內(nèi)部界面強度。選取四個結構參數(shù)作為結構優(yōu)化的設計變量,并

3、分別討論了各結構參數(shù)對系統(tǒng)級封裝器件的等效應力及J積分值的影響。
　　利用有限元軟件MARC的單元激活技術,分析了系統(tǒng)級封裝器件封裝工藝過程中的應力分布以及界面強度J積分值,以此確定了工藝過程中對可靠性影響最大的階段。選取四個工藝參數(shù)作為工藝優(yōu)化的設計變量,分別討論了每個工藝參數(shù)對器件等效應力及J積分值的影響。
　　使用均勻試驗設計方法對結構以及工藝參數(shù)進行優(yōu)選,通過回歸分析得到因變量分別為J積分值和等效應力的回歸方程,回歸

4、檢測結果顯示,兩個回歸方程的回歸效果顯著,可作為后續(xù)優(yōu)化算法的目標函數(shù)。
　　介紹一種新穎的免疫算法―克隆選擇算法的基本原理和優(yōu)化流程,通過MATLAB軟件編寫算法程序,采用克隆選擇算法對系統(tǒng)級封裝器件的結構及工藝參數(shù)進行了優(yōu)化,優(yōu)化結果顯示最大J積分值及等效應力值都顯著降低。
　　本文基于材料實驗與有限元數(shù)值模擬相結合的方法,對系統(tǒng)級封裝器件的結構及工藝參數(shù)進行優(yōu)化設計?？偨Y出一些影響封裝可靠性的因素及規(guī)律,對系統(tǒng)級封裝器