10位高速CMOS流水線型ADC設計.pdf_第1頁
已閱讀1頁，還剩72頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、系統級芯片是當前CMOS技術發(fā)展的潮流，在片上系統(SOC)中一般會將模數轉換器(ADC)和數模轉換器(DAC)等與數字信號處理(DSP)模塊等集成在一個芯片上。隨著數字信號處理技術在高分辨率圖像、視頻處理及無線通信等領域的廣泛應用，系統對模數轉換器提出了更高的要求，對高速高精度低功耗的模數轉換器的需求十分迫切。模數轉換器的研究是當前的熱點。
　　 在各種模數轉換器中，流水線型模數轉換器由于其分級轉換、流水線操作的特點，在實現較

2、高精度的同時，仍可以保持較高的速度和較低的功耗，可以在速度、精度、功耗和芯片面積之間達到最好的折中。
　　 本文在TSMC0.25μm3.3VCMOS數?；旌瞎に囅略O計了一個采樣精度10bit、工作頻率100MHz的低功耗流水線A/D轉換器。
　　 本設計前八級為1.5 位/級流水線結構，第九級為2位FLASH 結構，并使用了數字校正電路來保證轉換結果的正確，達到預期的設計目標，且折中考慮了速度、功耗和動態(tài)特性的要求。在

3、具體的電路設計中，采用了折疊式共源共柵OTA、CMOS自舉采樣開關、帶有RS觸發(fā)器的動態(tài)比較器等流行的電路技術，降低噪聲、失真和失配等非理想因素；通過采用跨導運算放大器(OTA)共享技術來降低系統的功耗和面積；加入了以延遲鎖相環(huán)(DLL)為核心的時鐘穩(wěn)定電路，保證了采樣時鐘的穩(wěn)定性。
　　 在Cadence環(huán)境下使用Spectre軟件對流水線A/D 轉換器模塊電路進行模擬仿真。
　　 同時利用Matlab軟件對流水線A/

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論