基于IEEE Std 1500的SoC存儲器測試技術研究.pdf_第1頁
已閱讀1頁，還剩78頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、存儲器的可靠性測試是SoC設計中十分重要的問題。本文結合IEEE Std1500以及內建自測試的相關理論,給出并驗證了一種進行 SoC存儲器的測試方法。該方法可以實現SoC存儲器測試結構的復用并完成SoC存儲器故障測試。
　　本文對SoC存儲器基本理論進行了深入的分析,并重點研究了IEEE Std1500的測試結構和規(guī)范。結合測試標準,本文確定了 SoC存儲器測試殼的構架,設計了測試殼中各組成模塊,包括邊界寄存器、旁路寄存器、控制

2、接口和指令寄存器等組成單元。根據選取存儲器的測試算法,本文設計了相應的指令格式并完成編碼工作。利用存儲器的內建自測試方法,本文設計了相應的存儲器測試控制器。測試控制器負責測試指令輸入、測試激勵的生成、測試響應的收集以及測試結果的判斷和輸出等功能。測試殼與測試控制器共同組成了整個系統(tǒng),完成故障檢測工作。
　　以32×8的SRAM做為SoC存儲器的測試對象,對設計內容的進行功能驗證。本文采用EDA工具和硬件描述語言Verilog HD

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論