低碼率RS碼軟判譯碼算法關鍵模塊的VLSI設計.pdf_第1頁
已閱讀1頁，還剩71頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、Reed-Solomon碼（RS碼）由于其強大的糾錯能力而在無線通信系統(tǒng)中得到深入研究和廣泛應用。JPEG2000無線傳輸標準(JPWL)規(guī)定對圖像數(shù)據(jù)幀的主頭部(Main Header)和塊頭部(Tile Header)等重要信息通過RS編碼進行錯誤保護。傳統(tǒng)的RS譯碼器都是采用基于伴隨式的硬判決譯碼算法。另一方面，理論和相關實驗均表明，包含信道可靠性信息的RS軟判決譯碼算法能獲得比硬判決譯碼算法更強的糾錯能力。近年來，隨著人們對通信

2、需求的不斷增加，高性能的RS碼軟判決譯碼算法的電路實現(xiàn)顯得越來越重要，與此同時，超大規(guī)模集成電路(VLSI)技術的進步為其實現(xiàn)提供了條件。
　　 本文詳細探討低碼率RS碼軟判譯碼算法關鍵模塊的VLSI設計，主要的研究對象是JPWL中規(guī)定的RS(40，13)。在研究中采用KV算法實現(xiàn)RS(40，13)軟判決譯碼器的關鍵模塊——多項式插值模塊和因式分解模塊。本文首先介紹KV算法的原理，然后分析電路整體構架和相關模塊，優(yōu)化并實現(xiàn)電路結

3、構，并通過Verilog HDL代碼進行電路描述，在Modelsim下完成功能仿真，通過FPGA驗證全面驗證了設計的正確性。本文還研究基于標準單元的半定制集成電路設計方法，在Design Compiler、PrimeTime、Formality 和Astro等EDA工具的輔助下，用SMIC 0.18μm CMOS標準單元庫完成了RS(40，13)譯碼器中插值模塊的芯片設計。
　　 根據(jù)邏輯綜合與版圖設計的結果可知，RS軟判譯碼關

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論