

已閱讀1頁,還剩63頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、異步電路在握手協議中產生各個分控時鐘控制信號,以交互式的聯系取代了同步電路的全局時鐘,使其在速度、功耗、魯棒性、可重用性等諸多方面較之同步電路具有獨特的優(yōu)勢,目前,異步電路設計的研究已經成為國際上的熱點。
本文首先研究宏單元的設計流程與庫文件的生成方法。由于宏單元能夠實現比標準單元復雜的功能,因而可提高設計效率。單元庫文件的編寫涉及到功耗,時序,電容等各個參數的精確提取。本文以C單元的設計實現為例,在HJTC Logic
2、0.25μm工藝下,對C單元進行了功能的模擬、仿真、參數提取、數據的整理以及technology library的編譯,使之成為該標準單元庫的一個宏單元,并能在異步控制電路中得以調用。
采用基于宏單元的異步電路設計方法設計了一款32位異步乘法器。該異步乘法器包括數據部分和控制部分,實現子字并行功能,可同時支持8位、16位以及32位數據運算。在其控制電路部分采用的是冗余四段握手協議(RFLC),這種協議提高了握手協議的效率,
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于宏單元異步加法器的研究與設計.pdf
- 基于fpga的乘法器設計
- 基于fpga的乘法器和除法器
- 快速乘法器的設計.pdf
- 一種高性能乘法器的設計與研究——43位浮點乘法器的設計與研究.pdf
- 基于PowerPC體系結構的乘法器設計與驗證.pdf
- 余數系統模加法器與模乘法器設計.pdf
- 浮點32位并行乘法器設計與研究.pdf
- 有限域乘法器的設計實現與優(yōu)化.pdf
- 直接補碼陣列乘法器的設計原理
- 乘法器與調制器.pdf
- 原碼一位乘法器設計
- 素域上乘法器的FPGA設計與實現.pdf
- 乘法器課程設計--基于vhdl的數字系統設計
- 模擬乘法器概述
- 8位乘法器畢業(yè)設計
- fpga乘法器畢業(yè)設計開題報告
- 一種基于乘法器控制的pfc芯片設計
- 一種基于乘法器控制的PFC芯片設計.pdf
- 習題四位乘法器的設計
評論
0/150
提交評論