混合集成電路測試板FPGA邏輯設計.pdf

1、“十一五”期間以來集成電路產(chǎn)業(yè)已經(jīng)成為國家的支柱性產(chǎn)業(yè)，而國內(nèi)的集成電路測試行業(yè)還遠遠落后國際先進水平，作為一項貫穿整個集成電路生產(chǎn)流程的支撐行業(yè)，測試行業(yè)需要更強有力的發(fā)展以推動國內(nèi)整個半導體行業(yè)的進步。
　　本文介紹了一種混合信號集成電路的測試設備，該測試設備使用上位機進行測試功能的設置與測試結果的統(tǒng)計與顯示，上位機下載測試矢量和測試控制指令給測試板，由測試板執(zhí)行具體的測試工作，測試板由兩個部分組成，功能測試和模擬信號測試，分

2、別由兩塊FPGA控制相關測試工作，為了實現(xiàn)混合信號的測試，兩塊FPGA必須得協(xié)同工作，因此FPGA的邏輯設計是該測試板設計的一項重要工作，本文也將對FPGA的邏輯設計相關內(nèi)容進行重點介紹。
　　測試板主要由系統(tǒng)控制器FPGA、存儲單元、激勵源、測試單元及電子管腳組成。在數(shù)字測試部分，在 FPGA內(nèi)部采用了流水線式的工作模式，有效地提高了功能測試的最高測試速度；在直流參數(shù)測試部分，設計了精密測試單元電路進行測試；在模擬信號的測試部分

3、，設計一塊16位的低速8通道的模數(shù)轉換器和一塊14位的高速模數(shù)轉換器以應對不同的測試要求，高速模擬信號采集結果存儲器高達4M的存儲深度設計也滿足大多數(shù)的測試要求。
　　本文在前兩章簡要介紹了集成電路測試的背景以測試原理，在第三章介紹了測試儀的總體結構，第四章重點介紹了測試板上兩塊 FPGA的邏輯設計工作，旨在從 FPGA的工作流程上詳細說明測試工作的測試原理，第五章簡要介紹了上位機軟件的使用，第六章介紹了該測試儀的一個測試案例，最