AVS視頻編碼器的熵編碼與插值部分的FPGA設計與實現(xiàn).pdf

1、近年來,隨著數(shù)字信號處理技術的發(fā)展,給視頻和音頻信號的處理和存儲帶來了一次革命,表現(xiàn)為將模擬信號轉換為數(shù)字信號進行處理和存儲。這也隨之帶來了數(shù)字信息處理量過大的問題,表現(xiàn)為從模擬信號轉換為數(shù)字信號的原始數(shù)據量是巨大的。隨著對視頻圖像質量要求的提高,數(shù)據量將會繼續(xù)增大,這就給數(shù)字信號的處理和存儲帶來了巨大的挑戰(zhàn)。為了壓縮這個數(shù)據量,誕生了視頻壓縮技術,即用更小的數(shù)據量來表示更多的視頻圖像信息的方法。
　　 綜上所述,設計基于當前流

2、行的視頻編碼標準的編碼器,具有廣泛而深遠的科研與市場價值。本文就是在研究了目前先進視頻編碼標準(MPEG-4、H.264、AVS等)的基礎上,提出了一個基于.AVS標準(Audio and Video coding Standard)的編碼器的硬件設計結構,并對該結構中的熵編碼與插值部分進行了詳細分析與研究,對具體實現(xiàn)的功能細節(jié)用Verilog HDL語言進行了編寫,并在ISE開發(fā)環(huán)境中進行仿真,最終在Virtex5開發(fā)板中完成了在線測

3、試驗證。實驗結果表明,該編碼器的熵編碼與插值部分能夠完成AVS標準對圖像的實時編碼處理要求,并可以下載到FPGA芯片中完成編碼器的指定操作。
　　 本文所做的工作以及創(chuàng)新點如下:
　　 (1)調研目前流行的視頻編碼標準發(fā)展現(xiàn)狀,著重研究了AVS視頻標準以及該標準下對圖像處理編碼的方法,并認真學習了標準中的熵編碼部分與插值部分,弄清這兩部分的工作原理。
　　 (2)學習當前嵌入式視頻處理的方法,調研FPGA技術的發(fā)

4、展現(xiàn)狀和功能特點。掌握FPOA芯片的開發(fā)流程、Virtex5系列芯片的功能特點以及軟硬件開發(fā)環(huán)境ISE、仿真驗證環(huán)境ModelSim SE的操作方法,學習Verilog HDL語言的編程方法。
　　 (3)在對AVS標準熵編碼部分進行深入研究的基礎上,本文結合FPGA芯片的特點,提出了一種兩選擇器單周期并行檢測Exb-Golomb碼字位數(shù)的編碼方法,即“首位1”快速檢測算法。并設計了一種采用32位數(shù)據輸出碼流的硬件實現(xiàn)結構。同時

5、,還給出了一種用FIFO來暫存Exb-Golomb碼流的方法,解決了宏塊頭數(shù)據與量化殘差數(shù)據的同步連接問題,不但提高了編碼器的工作頻率,也減少了硬件資源的占用。
　　 (4)本文對AVS標準的插值算法進行優(yōu)化設計,提出了一種數(shù)據組合填充模塊的結構設計,即開辟專用存儲區(qū)域,對參考樣本數(shù)據進行暫存處理,從而提高了讀取插值數(shù)據的速度。特別是采用高階次的濾波器對1/2像素、1/4像素進行一步插值,實現(xiàn)了在單周期內快速完成一行與一列數(shù)據的

6、插值算法,從而減少了運算時間。本文根據FPGA硬件設計的特點,采用移位與加法運算來替代乘法運算,大大提高了編碼器的效率。
　　 (5)本文設計了一種用Verilog HDL語言實現(xiàn)的FPGA硬件結構,并對其進行仿真驗證和綜合,給出了實驗結果與數(shù)據。本文將熵編碼與插值部分的硬件編程語言綜合后下載到Virtex5芯片中,進行了在線測試驗證。選擇一幅實驗圖像,首先用rm52j軟件(AVS標準參考代碼軟件)進行分析,得出結果,然后與本論