一種應用于Sigma-Delta音頻DAC的低功耗內插濾波器的研究與設計.pdf

1、數字視音頻技術的飛速發(fā)展和便攜式電子設備的迅速普及，使得市場對視音頻應用的數據轉換器的需求迅速增長。同時，集成電路工作頻率、集成度的迅速上升和電路功能的不斷增強使得芯片的功耗隨之上升。因此，音視頻系統(tǒng)中DAC芯片的低功耗設計具有重要意義。
　　 本文將就Sigma-Delta音頻DAC中內插濾波器的低功耗設計開展研究。在對數字集成電路低功耗設計的現有技術進行調研與分析基礎上，詳細分析了Sigma-Delta DAC的系統(tǒng)原理和組

2、成。通過對內插過程進行數學分析推導出了內插濾波器的時域、頻域響應特性表達式。對系統(tǒng)結構進行分析，確定了使用多級內插濾波器級聯的實現方案。然后通過比較常見的級聯模塊的功耗，確定了三級級聯半帶濾波器加采樣保持電路的系統(tǒng)結構。通過權衡三級之間的通帶頻率，阻帶頻率，通帶紋波和阻帶衰減等參數，利用Matlab對半帶濾波器的系數進行優(yōu)化。在完成系統(tǒng)級設計之后對每級半帶濾波器進行結構級、算法級、邏輯級的功耗優(yōu)化。采用折疊結構共享硬件以節(jié)省硬件開銷。通

3、過后移升采樣模塊的位置以降低電路的工作頻率，從而降低功耗。通過算法優(yōu)化，減少濾波器的系數，從而降低邏輯運算量，優(yōu)化功耗。根據算法優(yōu)化確定的新傳遞函數，提出了一種經過改進的半帶濾波器多相結構。根據新結構的級聯特性，進行系數截斷優(yōu)化。通過減少系數的量化位數，來進一步降低功耗。最后代碼實現時使用移位操作和加法操作代替乘法器，以節(jié)省硬件開銷。在完成內插濾波器的Verilog描述后，進行FPGA驗證從而保證所設計硬件的可實現性，同時驗證功耗優(yōu)化的