超深亞微米超大規(guī)模集成電路層次化SI物理設計流程的應用.pdf_第1頁
已閱讀1頁，還剩66頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著集成電路規(guī)模的不斷增大，IC設計對現(xiàn)有的EDA軟件提出了更高要求，尤其是對后端的布局布線軟件；當設計達到一定規(guī)模時，物理上的層次化設計不可避免的要被用到；在90nm或90nm以下的設計中，由于物理幾何尺寸越來越小，信號完整性問題也是一個重要的話題；而本文探討的正是結合兩者的層次化(hierarchy)物理設計的信號完整性(SI--Signal Integrity)的問題。本文的工作重點是結合Synopsys公司的扁平設計信號完整性流

2、程(FDFSI：Flattening Physical DesignFlow with SI)的特點，對Synopsys的層次化物理設計流程(HDF：HierarchicalPhysical Design Flow without SI)進行了改進，發(fā)展出新的層次化信號完整性的物理設計流程(HDFSI：Hierarchical Physical Design Flow with SignalIntegrity)。
　　 本文探討

3、了SI的一些基本問題。對扁平化物理設計而言，對信號完整性收斂產生不利影響的主要有以下幾個因素：互連耦合電容引起的串擾噪聲(Crosstalk)、電流流過電源/地網絡產生的直流電壓降(Voltage IR Drop)，電流密度過高引起的電遷移(Electro Migration)，以及其它一些相關于芯片制造的問題(天線效應，金屬填充)。其中，對于深亞微米集成電路影響最大的是互連耦合電容引起的串擾。而在層次化物理設計中，由于其特殊性，EDA

4、軟件通常在頂層將子模塊看成是黑盒子，因此，布線引擎、優(yōu)化引擎(修復SI問題)和時序分析引擎看不見底層的狀況，而在低層也看不見頂層的狀況，所以，層次化物理設計主要解決的信號完整性問題集中在靠近/跨越子模塊邊界的信號線之間的耦合電容引起的串擾。
　　 本文的組織如下：首先介紹了影響信號完整性的各種因素和設計的不同階段，信號完整性的解決方案；然后重點介紹了Synopsys公司的90nm或90nm以下的超大規(guī)模設計中層次化信號完整性(h

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論