可重構(gòu)硬件容錯技術(shù)研究.pdf

1、隨著科技的發(fā)展，數(shù)字系統(tǒng)已深入人類社會的每個角落，數(shù)字系統(tǒng)的可靠性和容錯性越來越受到人們的重視?？芍貥?gòu)硬件和可重構(gòu)技術(shù)的出現(xiàn)，為電子系統(tǒng)的容錯設(shè)計提供了更靈活的方法和平臺，可重構(gòu)硬件容錯技術(shù)研究對于高可靠性系統(tǒng)設(shè)計領(lǐng)域具有重要的意義。本文的核心工作就是可重構(gòu)硬件的容錯電路設(shè)計以及具有自主容錯特性的新型可重構(gòu)硬件結(jié)構(gòu)設(shè)計。
　　 本論文的主要工作有：
　　 （1）針對可重構(gòu)硬件容錯重布線時間開銷大、外部計算復(fù)雜等問題，本文

2、給出了用于可重構(gòu)硬件容錯重布線的硬件輔助布線電路設(shè)計方案，該電路結(jié)構(gòu)由二維的輔助布線模塊構(gòu)成，每個輔助布線模塊可以讀取并修改所在可重構(gòu)單元的可編程開關(guān)配置數(shù)據(jù)?？芍貥?gòu)硬件容錯過程中，硬件輔助布線電路代替外部軟件執(zhí)行故障線網(wǎng)的取消和線網(wǎng)重布線工作。實驗證明該布線電路可以有效地解決多種布線問題，并且可以有效地加快可重構(gòu)硬件容錯過程中故障線網(wǎng)取消和被取消線網(wǎng)的重布線工作。
　　 （2）本文設(shè)計了一種具有自主容錯能力的自重構(gòu)單元陣列，該