

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、鎖相技術(shù)的應(yīng)用始于二十世紀(jì)三十年代,發(fā)展到今天,鎖相技術(shù)已成為電子線路的一門基本技術(shù)。傳統(tǒng)鎖相環(huán)電路是一個(gè)相位負(fù)反饋的誤差控制系統(tǒng),存在剩余誤差是誤差控制系統(tǒng)的特征,即鎖定狀態(tài)后,必然存在一定的穩(wěn)態(tài)相差。該穩(wěn)態(tài)相差控制著鎖相環(huán)路的正常運(yùn)轉(zhuǎn),同時(shí)也限制了鎖相環(huán)路的同步帶范圍。穩(wěn)態(tài)相差超出一定值時(shí),鎖相環(huán)路便不能穩(wěn)定運(yùn)轉(zhuǎn),進(jìn)入失鎖狀態(tài)。本文所設(shè)計(jì)仿真的高性能鎖相環(huán)與傳統(tǒng)鎖相環(huán)的組成和工作原理完全不同。首先,電路設(shè)計(jì)思路和工作情況不同,主要是
2、通過(guò)恒流源充放電以及邏輯電路來(lái)實(shí)現(xiàn)相位鎖定。第二,根據(jù)邏輯關(guān)系設(shè)計(jì)的純數(shù)字電路。目前也有很多數(shù)字鎖相環(huán),但其是在模擬基礎(chǔ)上發(fā)展,將模擬量轉(zhuǎn)變?yōu)閿?shù)字量。貫穿邏輯電路的“兩個(gè)邏輯關(guān)系”以及展寬電路的加入,使該電路有了完美的追蹤效果,克服了漏記多記的情況。
隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,電子電路計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù),以及在其基礎(chǔ)上發(fā)展起來(lái)的電子工業(yè)設(shè)計(jì)自動(dòng)化(EDA)已經(jīng)在電子領(lǐng)域發(fā)揮了越來(lái)越重要的作用。目前EDA技術(shù)已在各
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 鎖相環(huán)穩(wěn)定性的計(jì)算機(jī)仿真研究與環(huán)路設(shè)計(jì).pdf
- 高頻鎖相環(huán)的設(shè)計(jì)與仿真.pdf
- 高速鎖相環(huán)電路的研究與設(shè)計(jì).pdf
- X波段鎖相環(huán)電路的設(shè)計(jì).pdf
- 全數(shù)字鎖相環(huán)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 鎖相環(huán)BIST測(cè)試電路設(shè)計(jì).pdf
- 用于高速接口的鎖相環(huán)電路研究與設(shè)計(jì).pdf
- 三相數(shù)字鎖相環(huán)設(shè)計(jì)與仿真.pdf
- 鎖相環(huán)內(nèi)建參數(shù)測(cè)量電路設(shè)計(jì).pdf
- 鎖相環(huán)計(jì)算方法
- 基于ni elvis平臺(tái)鎖相環(huán)調(diào)頻和鑒頻電路的仿真設(shè)計(jì)與實(shí)現(xiàn)
- 電荷泵鎖相環(huán)CMOS電路的設(shè)計(jì).pdf
- 鎖相環(huán)電路的設(shè)計(jì)及相位噪聲分析.pdf
- 高速鎖相環(huán)集成電路芯片的設(shè)計(jì).pdf
- 無(wú)鎖相環(huán)電壓全周期過(guò)零檢測(cè)電路仿真與設(shè)計(jì)
- 基于延遲鎖相環(huán)的時(shí)鐘電路設(shè)計(jì).pdf
- 基于NI ELVIS平臺(tái)鎖相環(huán)調(diào)頻和鑒頻電路的仿真設(shè)計(jì)與實(shí)現(xiàn).docx
- 用于時(shí)鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設(shè)計(jì).pdf
- 用于時(shí)鐘信號(hào)發(fā)生的鎖相環(huán)電路的設(shè)計(jì).pdf
- 鎖相環(huán)片上抖動(dòng)測(cè)量電路設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論