LCD控制器中低功耗設(shè)計(jì)方案的研究.pdf

1、LCD控制器作為一款面向手持設(shè)備的商用芯片，功耗成為設(shè)計(jì)中需要考慮的關(guān)鍵問(wèn)題。低功耗的LCD控制器設(shè)計(jì)不但可以盡量避免頻繁更換電池，同時(shí)能夠有效減輕或消除功耗過(guò)大導(dǎo)致的電路參數(shù)漂移、可靠性下降、芯片封裝成本增加等問(wèn)題。
　　 本文討論了一種適用于彩色/黑白LCD的低功耗控制器，內(nèi)嵌320KB的顯示緩存。該LCD控制器可以支持多種不同類型的CPU和操作系統(tǒng)；提供虛擬顯示，透明顯示，硬件光標(biāo)，硬件旋轉(zhuǎn)及畫(huà)中畫(huà)功能；集成了2D圖形加速

2、引擎以獲得更好的顯示性能；32位的內(nèi)部數(shù)據(jù)總線為顯示緩存提供了高效率的帶寬，加速圖像的刷新。
　　 在低功耗設(shè)計(jì)方面，本文采取了一系列措施。在系統(tǒng)設(shè)計(jì)時(shí)，使用系統(tǒng)時(shí)鐘分配方案、動(dòng)態(tài)功耗管理、總線隔離和分布式存儲(chǔ)結(jié)構(gòu)，分別通過(guò)降低系統(tǒng)的時(shí)鐘頻率、禁止系統(tǒng)的無(wú)效操作、減少總線負(fù)載和每次僅訪問(wèn)小塊顯示緩存來(lái)降低功耗。在算法級(jí)設(shè)計(jì)中采用自適應(yīng)游長(zhǎng)編碼對(duì)顯示緩存中的數(shù)據(jù)進(jìn)行壓縮，減少系統(tǒng)訪問(wèn)顯示緩存的頻率來(lái)降低功耗。在將邏輯設(shè)計(jì)綜合成門級(jí)

3、網(wǎng)表時(shí)，通過(guò)設(shè)置Design Compiler軟件自動(dòng)插入門控時(shí)鐘邏輯和操作數(shù)分離邏輯來(lái)降低功耗。
　　 用Verilog HDL語(yǔ)言完成對(duì)上述LCD控制器的RTL級(jí)硬件描述后，對(duì)該LCD控制器進(jìn)行了功能仿真和FPGA驗(yàn)證，并給出了整個(gè)系統(tǒng)的功耗分析，低功耗設(shè)計(jì)后頂層平均功耗僅為11.17μW。系統(tǒng)中功耗消耗最大的模塊為320KB的顯示緩存，其次為圖形顯示控制模塊和時(shí)鐘產(chǎn)生模塊。因此，集中降低這三部分的功耗對(duì)系統(tǒng)的功耗有顯著影響