大約束度Viterbi譯碼器的低功耗硬件設(shè)計(jì)與實(shí)現(xiàn).pdf

1、卷積碼是一種在深空通信和移動(dòng)通信系統(tǒng)中使用較多的信道編碼方案。Viterbi譯碼算法是基于最大似然概率的卷積碼譯碼算法。CDMAIS-95標(biāo)準(zhǔn)和WCDMA3GPP標(biāo)準(zhǔn)將卷積碼作為實(shí)時(shí)要求較高業(yè)務(wù)的信道糾錯(cuò)編碼，使高速Viterbi譯碼器成為移動(dòng)通信系統(tǒng)的重要組成部分。在上述標(biāo)準(zhǔn)中規(guī)定的卷積碼約束長(zhǎng)度高達(dá)9。隨著約束度的增長(zhǎng)，譯碼器的硬件復(fù)雜度呈指數(shù)級(jí)增長(zhǎng)，功耗隨之增大，硬件實(shí)現(xiàn)困難，功耗問(wèn)題現(xiàn)在已經(jīng)成為Viterbi譯碼器在移動(dòng)通信中應(yīng)

2、用的瓶頸。 本文是針對(duì)卷積碼約束度為9的Viterbi譯碼器的低功耗設(shè)計(jì)研究。在CMOS技術(shù)中，器件的功耗主要來(lái)源于信號(hào)變化產(chǎn)生的動(dòng)態(tài)功耗。本文的研究目標(biāo)是在寄存器傳輸級(jí)對(duì)Viterbi譯碼器進(jìn)行低功耗設(shè)計(jì)，減少它的動(dòng)態(tài)功耗。下面介紹幾點(diǎn)文中涉及的低功耗設(shè)計(jì)的方法。在ACS模塊采用四個(gè)ACS單元并行處理計(jì)算的方式，合理的安排路徑度量存儲(chǔ)器中讀寫數(shù)據(jù)的順序。在路徑度量的存儲(chǔ)更新上采用原位運(yùn)算的方法，減少了一半的存儲(chǔ)器，減少了功耗的

3、使用。同時(shí)，存儲(chǔ)器的組織上采用分塊的方法，對(duì)應(yīng)于四個(gè)ACS單元，將存儲(chǔ)器分成四塊，每個(gè)ACS單元對(duì)其中的兩塊存儲(chǔ)器進(jìn)行讀寫操作。在幸存路徑管理模塊采用門控時(shí)鐘的方法，有效地降低了對(duì)幸存路徑存儲(chǔ)部分的功耗。 本文采用從下至上的設(shè)計(jì)方法，先設(shè)計(jì)實(shí)現(xiàn)各個(gè)功能模塊并將其集成為整個(gè)Viterbi譯碼器系統(tǒng)。系統(tǒng)采用Verilog硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，運(yùn)用仿真及綜合工具軟件對(duì)設(shè)計(jì)進(jìn)行仿真及綜合，最后在Xilinx的FPGA開發(fā)平臺(tái)上對(duì)整個(gè)系