基于FPGA的高速DLMS自適應(yīng)數(shù)字濾波器設(shè)計(jì).pdf

1、隨著雷達(dá)、圖像、通信等領(lǐng)域?qū)Ω咚傩盘?hào)處理的要求，研究人員正尋求實(shí)用的高速數(shù)字信號(hào)處理算法，以滿足實(shí)際應(yīng)用中對(duì)高速數(shù)據(jù)處理設(shè)備的需求。LMS算法作為一種經(jīng)典的自適應(yīng)濾波算法，被廣泛應(yīng)用于各種數(shù)字信號(hào)處理設(shè)計(jì)中。然而LMS算法的迭代結(jié)構(gòu)限制了其在高速數(shù)據(jù)處理領(lǐng)域中的應(yīng)用，因此本文的研究重點(diǎn)是LMS算法的推廣算法及其FPGA實(shí)現(xiàn)方式。 首先，在查閱大量相關(guān)文獻(xiàn)的基礎(chǔ)上，本文綜述了高速自適應(yīng)數(shù)字濾波器的研究背景和研究現(xiàn)狀：介紹了FIR數(shù)

2、字濾波器在結(jié)構(gòu)上的特點(diǎn)，以及一些常用的高速架構(gòu)方式，如流水線結(jié)構(gòu)、并行處理結(jié)構(gòu)等。 其次，本文對(duì)LMS算法進(jìn)行了簡(jiǎn)單的介紹，著重分析了LMS算法的收斂特性。根據(jù)弛豫近似方法，推導(dǎo)了DLMS算法，并對(duì)LMS算法和DLMS算法做出了性能比較。結(jié)果表明，DLMS算法以犧牲部分收斂速度為代價(jià)，獲得了高速并行處理能力。 然后，本文詳細(xì)介紹了基于FPGA的并行度為2的8階8位DLMS自適應(yīng)數(shù)字濾波器設(shè)計(jì)思路以及實(shí)現(xiàn)方法。系統(tǒng)的整體結(jié)

3、構(gòu)采用了并行處理的架構(gòu)方法，而在單個(gè)支路采用了細(xì)粒度流水技術(shù)來縮短系統(tǒng)的關(guān)鍵路徑。實(shí)驗(yàn)表明，系統(tǒng)可以在200MHz采樣率條件下正常工作。 最后，本文在并行DLMS自適應(yīng)數(shù)字濾波器設(shè)計(jì)的基礎(chǔ)上，提出了兩種實(shí)用設(shè)計(jì)方案。一種是基于參數(shù)控制濾波器長度的可重配置DLMS自適應(yīng)數(shù)字濾波器設(shè)計(jì)。該設(shè)計(jì)采用的是一種離線控制策略。第二種方案是一種智能控制策略。DLMS自適應(yīng)濾波器自動(dòng)根據(jù)信號(hào)環(huán)境選擇合適的濾波器長度和迭代步長，從而在保證較小穩(wěn)態(tài)