多芯片封裝技術及其應用

1、多芯片封裝技術及其應用多芯片封裝技術及其應用發(fā)表時間:200712320:17作者:tonyqin來源:半導體技術天地字體:小中大|打印多芯片封裝技術及其應用1引言數(shù)十年來，集成電路封裝技術一直追隨芯片的發(fā)展而進展，封裝密度不斷提高，從單芯片封裝向多芯片封裝拓展，市場化對接芯片與應用需求，兼容芯片的數(shù)量集成和功能集成，為封裝領域提供出又一種不同的創(chuàng)新方法。手機器件的典型劃分方式包括數(shù)字基帶處理器、模擬基帶、存儲器、射頻和電源芯片。掉電數(shù)

2、據(jù)不丟失的非易失性閃存以其電擦除、微功耗、大容量、小體積的優(yōu)勢，在手機存儲器中獲得廣泛應用。每種手機都強調擁有不同于其他型號的功能，這就使它需要某種特定的存儲器。日趨流行的多功能高端手機需要更大容量、更多類型高速存儲器子系統(tǒng)的支撐。封裝集成有靜態(tài)隨機存取存儲器（SRAM）和閃存的MCP，就是為適應2.5G、3G高端手機存儲器的低功耗、高密度容量應用要求而率先發(fā)展起來的，也是閃存實現(xiàn)各種創(chuàng)新的積木塊。國際市場上，手機存儲器MCP的出貨量增

3、加一倍多，廠商的收益幾乎增長三倍，一些大供應商在無線存儲市場出貨的90％是MCP，封裝技術與芯片工藝整合并進。2MCP內涵概念在今年的電子類專業(yè)科技文獻中，MCP被經常提及，關于MCP技術的內涵概念不斷豐富，表述出其主要特征，當前給定的MCP的概念為：MCP是在一個塑料封裝外殼內，垂直堆疊大小不同的各類存儲器或非存儲器芯片，是一種一級單封裝的混合技術，用此方法節(jié)約小巧印刷電路板PCB空間。MCP所用芯片的復雜性相對較低，無需高氣密性和經

4、受嚴格的機械沖擊試驗要求，當在有限的PCB面積內采用高密度封裝時，芯片尺寸越來越小，后者為疊層的芯片尺寸一樣大。MCP日趨定制化，能給顧客提供獨特的應用解決方案，比單芯片封裝具有更高的效率，其重要性與日劇增，所涉及的關鍵工藝包括如何確保產品合格率，減薄芯片厚度，若是相同芯片的層疊組裝和密集焊線等技術。3.1確好芯片KGDKGD是封裝之前經制造商老化、測試等早期失效淘汰驗證的電性能合格的芯片。這種良品芯片的篩選技術方案趨向多樣化。MCP的

5、商業(yè)模式首先基于KGD，以保證在MCP整合之前每個芯片都有特定的質量和可靠性水平，能夠產生MCP高良品率，確保最終品質，同時允許在一個獨立封裝單元里使用從不同廠商那里獲得的最合適的芯片。產業(yè)界開發(fā)各種各樣的性能測試老化夾具的方法，降低KGD成本花費。例如，整個圓片接觸系統(tǒng)、犧牲金屬層法、柔性探針接觸法、單芯片插槽法、凸點夾具法、激光修復等先進技術，MCP具體分析每種方法的測試標準、預定質量、可靠性等級，在確定KGD成本的基礎上，節(jié)省測試

6、時間甚至完全不需要老化測試，避免一個內置芯片的缺陷導致整個MCP損失的潛在風險，評估KGD的先決條件是必須精確定義所需的可靠性等級。3.2圓片背面減薄技術MCP可內置疊層的芯片數(shù)量在迅速增加，內含四個、五個、甚至八個芯片，產品化在1mm封裝高度下內置五個芯片，在1.4mm封裝高度下，開發(fā)出內置9個芯片疊層的產品，計劃2005年可內置的芯片數(shù)為10個，2006年為11個。每塊MCP器件內置芯片數(shù)量越多，其封裝高度也隨之增加，為解決這一矛盾

7、，研發(fā)MCP過程中，必須將電路層制作完后的圓片背面減薄瘦身，再劃片為單個芯片，MCP化。目前的減薄方法主要有超精密磨削、化學機械拋光、電化學腐蝕、濕法腐蝕、常壓等離子腐蝕、干式拋光等技術，提高圓片背面減薄加工效率，減小其表面和亞表面損傷，減緩或避免圓片翹曲變形，機械研磨減薄一般在150μm左右，等離子刻蝕方法可達100μm。高1.4mm封裝內，5～6層疊片的MCP一般要求芯片減薄到85μm左右，如果是9片疊層的話，芯片厚度為70μm，小