12位50MHz Pipeline ADC的設(shè)計.pdf_第1頁
已閱讀1頁，還剩58頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter)是將模擬輸入量按一定規(guī)則轉(zhuǎn)換為與之對應(yīng)的數(shù)字編碼的接口電路，是現(xiàn)實世界模擬信號與數(shù)字信號溝通的橋梁。能夠在同一塊硅片上同時實現(xiàn)模擬電路和數(shù)字電路的片上系統(tǒng)成為集成電路的發(fā)展方向。由于流水線結(jié)構(gòu)的ADC能夠在高精度和高速度之間達到較好的折中，這使它在電子產(chǎn)品中得到了廣泛的應(yīng)用。
　　本論文的目標(biāo)是設(shè)計一種基于SMIC0.18μm CMOS工藝，應(yīng)用在音頻、視頻、通訊

2、領(lǐng)域中的轉(zhuǎn)換速度為50MHz的12位流水線模數(shù)轉(zhuǎn)換器。本文在系統(tǒng)架構(gòu)以及晶體管級電路設(shè)計方面做了許多工作，該ADC由11級1.5位/級的流水線結(jié)構(gòu)和最后一級2位全并行ADC所構(gòu)成。為了降低功耗，本文設(shè)計中首先采用了沒有傳統(tǒng)前段采樣保持電路的第一級流水線結(jié)構(gòu)。其次，采用了電容和運放逐級縮減技術(shù)。通過閱讀相關(guān)文獻，分析了限制流水線ADC性能提高的非理想因素，如比較器失調(diào)誤差、電容失配誤差、運放的非理想性等等。采用了高速運算放大器、高速動態(tài)比

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論