集成低頻振蕩器和12 b 10MSPS Pipeline ADC的設計.pdf

1、本文研究了3.3V 12-bit 10MSPS Pipeline ADC(流水線性型ADC)系統(tǒng)結構，流水線結構以兼顧高速和低功耗要求，整個ADC轉(zhuǎn)換器由12級組成，每級1.5比特。1.5比特的選擇是因為可以在每個子級中的運放只需要增益為2，這樣可以最大化帶寬；此外，降低對比較器失調(diào)誤差的要求，使得比較器的設計簡單，功耗小。本文詳細討論并設計仿真了Pipeline ADC中模擬電路部分包括采樣電路、比較器、×2電路第一章分析了國外ADC

2、的信息，包括ADC的主要結構、運用領域。并介紹了本項目研究意義。 第二章對比目前工業(yè)界中常用的低頻振蕩器的結構，設計改進了一種傳統(tǒng)的低頻振蕩器，從仿真中對比了功耗、版圖面積等設計指標。芯片測試結果顯示，振蕩器滿足芯片系統(tǒng)要求。 第三章主要介紹了Pipeline ADC的原理，分析了Pipeline ADC的主要模塊：采樣保持電路、CMOS開關、MDAC電路(乘法數(shù)模轉(zhuǎn)化器)。分析了溝道電荷注入和時鐘饋通的原因，并給出具體

3、解決辦法。分析了如何選擇CMOS開關的大小以及CMOS開關對電路的影響。 第四章分析和仿真了Pipeline ADC的具體電路。首先對運算放大器做了具體介紹，指出運算放大器的具體指標，從功耗、輸出范圍、增益、帶寬等各方面比較了密勒補償運放、套筒式運放、折疊式共源共柵運放。分析了全差分運放，給出共模反饋的具體電路。在實現(xiàn)高增益、高帶寬的運放時，介紹了可以在不減少帶寬的情況下，增加增益的辦法--增益提高技術。比較了在沒有增益提高技術