數(shù)字自校準流水線ADC設計.pdf

1、高清圖像、視頻處理IC作為一個新興的熱門課題，得到了工業(yè)界和學術界廣泛重視。如何快速獲取準確無誤的數(shù)字信號變得尤為關鍵，高精度高速度的流水線ADC技術應運而生。數(shù)字自校準算法是最流行的誤差校正技術之一，它采用后臺數(shù)字校止的方式，能有效地提高系統(tǒng)的精度，且不影響整個流水線ADC的速度，因此在高精度高速度流水線ADC中應用越來越廣泛。 目前基于數(shù)字自校準算法的流水線ADC的結構一般都是1．5bit/stage，本文在簡要分析了各種結

2、構優(yōu)劣的基礎上，選擇了在芯片功耗和面積方面有很強優(yōu)勢的2bit/stage結構，并設計出了一種符合這種結構的改進型數(shù)字自校準算法，這種改進后的算法解決了目前數(shù)字自校準算法中校準參數(shù)不準確的問題，它在校準參數(shù)提取周期就運用了數(shù)字自校準技術，并結合冗余校正技術，使得校準輸出后的數(shù)據(jù)準確度更高，能更好地滿足流水線ADC對高精度的要求。Matlab仿真結果表明，該改進型數(shù)字自校準算法使得系統(tǒng)的線性度有了很大的提升，通過數(shù)字自校準后，DNL為-0

3、．35～0．3LSB、INL為-0．76～0．75LSB。 基于數(shù)字自校準算法，研究了一個12bit精度、20MHz采樣頻率的流水線ADC的設計，整個ADC系統(tǒng)包括數(shù)字電路和模擬電路兩部分。數(shù)字電路部分主要由數(shù)字白校準算法電路和時序狀態(tài)機構成，文中深入地分析和設計了一種改進型數(shù)字自校準算法以及基于IEEE-754標準的32位高速浮點乘法器、32位高速浮點除法器，它們是數(shù)字自校準算法中最關鍵的數(shù)字單元電路；模擬電路部分采用全差分結

4、構來提高輸入范圍、抑制諧波失真，它主要由基本單元電路和模塊電路構成，文中詳細地分析和設計了增益提高型運算放大器、鎖存動態(tài)比較器、時鐘產(chǎn)生電路、柵壓自舉開關、溫度計碼-二進制碼編碼電路、SubADC、SubDAC、采樣保持電路以及2bit／stage ADC電路等。 采用CSMC0．5μm CMOS工藝，根據(jù)數(shù)字自校準算法流水線ADC系統(tǒng)對各電路的參數(shù)要求，通過對電路理論的深入分析和電路各種結構的詳細比較，完成了系統(tǒng)中電路設計。基